چاپ کتاب

چاپ کتاب : شناخت MVL وکاربرد آن درطراحیهای ترانزیستورهای منطق سوم وبالاتر

ابتدا موسسه مهندسان برق و الکترونیک( IEEE ) زبان VHDL را در سال 1987 به عنوان استاندارد 1076  معرفی کرد. قصد اصلی VHDL فراهم آوردن یک زبان رسمی برای توصیف و بیان خصوصیات مدارهای یکپارچه بسیار پیچیده و با سرعت بالا ( VHSIC ها) بود. در حقیقت، VHDL نماد مختصر VHSIC است زیرا معرف زبان توصیف سخت افزار VHSIC است. زمانیکه VHDL توسعه یافت، نوعی از داده های دودویی مشخص شد که به منطق دو مقداری اجازه عمل دادند [ 1 , 0 ]. در طی سال ها پس از آن، توسعه VHDL ، شبیه سازی EDA ، و ابزار ترکیبی از جانب فروشندگان گوناگون ابزار CAD ظهور کردند که از VHDL به عنوان یک واسط توصیف ورودی استفاده کردند. یکی از دشواری های پذیرش استفاده از VHDL به عنوان یک مکانیسم ورودی ابزار ترکیب یا شبیه سازی این حقیقت بود که تنها داده دودویی برای توصیف مقادیر اصلی مدار داخلی دردسترس بود، بنابراین وضعیت هایی همچون مقادیر اصلی بدون پیش فرض یا مقادیر وضعیتی با مقاومت زیاد به آسانی قابل ارائه نیستند. فروشندگان EDA تجاری عرضه کننده ابزار ترکیب مدار دیجیتال خودکار این ناکارایی را با فراهم آوردن افزونه های داده ها به زبان VHDL مطرح کردند که این مقادیر اصلی اضافی را دربرداشتند. متاسفانه، این تعمیم های MVL مختص به هر شبیه سازی یا ابزار ترکیبی بودند که فاقد ویژگی عاملیت میان ابزاربودند، این ابزار را فروشندگان مختلف توسعه دادند.

به منظور ارائه مسئله عاملیت میان ابزار VHDL EDA-CAD ، IEEE انجمنی را شکل داد که استاندارد 1164 را در سال 1993 توسعه داد، که برای تعمیم MVL در VHDL فراهم شد که توسعه دهندگان ابزار EDA-CAD از آن استفاده کردند. استاندارد 1164 یک منطق 9 مقداری را مشخص کرد که در سراسر جهان همه ابزار CAD بر اساس VHDL مورد استفاده قرار گرفتند. خصوصیات MVL 9 مقداری در استاندارد 1164 در تصویر 1.1 خلاصه می شود.

9 مقدار منطقی استاندارد 1164 بر اساس فناوری ترانزیستور انتخاب شدند تا مدار حرکت دیجیتال را بسازند. به خصوص، منطق 9 مقداری به شناسایی یک ارتباط جداسازی اجازه عمل داد که به عنوان نوعی ارتباط شبکه بندی درمیان مقادیر منطقی قابل توصیف هستند.